第九十九章 外部反应（二） (第2/2页)

量产工艺，这决定太莽撞了！”

    “……。”

    姚启明话音一落，当即引来一片反对者，对于新技术，绝大数人都保持着敬畏的心里，尤其是一家名不见经传，突然搞成这么先进的黑科技。

    面对众多反对者，姚启明深吸了一口气，沉声道：“电子芯片制造领域已经抵达物理极限，摩尔定律不再起效，在这种情况下，这项技术的出现，预示着旧势力将坍塌，芯片领域将迎来翻天覆地的变革，仅凭这一点，我们就有理由全力支持它。”

    闻言，众人集体陷入沉默。

    正如，姚启明所说，经历这么长时间的发展，芯片领域已经进入7纳米级别，一个挑战物理极限的程度。

    所谓的7纳米其实指的是，CPU的上形成的互补氧化物金属半导体场效应晶体管栅极的宽度，也被称为栅长。

    栅长越短，则可以在相同尺寸的硅片上集成更多的晶体管，在芯片晶体管集成度相当的情况下，使用更先进的制造工艺，芯片的面积和功耗就越小，成本也越低。

    市面上主流的芯片制程是14纳米，实验室的制程早已进入7纳米，之所为大规模应用，因为7纳米已经达到了物理的极限。

    7纳米制程，电子移动的距离大大缩短，容易导致晶体管内部电子自发通过晶体管通道的硅底板进行的从负极流向正极的运动，也就是漏电。

    为了解决漏电问题，Intel、IBM等公司可谓八仙过海，各显神通，比如Intel在其制造工艺中融合了高介电薄膜和金属门集成电路以解决漏电问题；IBM开发出SOI技术——在在源极和漏极埋下一层强电介质膜来解决漏电问题；此外，还有鳍式场效电晶体技术——借由增加绝缘层的表面积来增加电容值，降低漏电流以达到防止发生电子跃迁的目的......

    上述做法在栅长大于7nm的时候一定程度上能有效解决漏电问题，不过，在采用现有芯片材料的基础上，晶体管栅长一旦低于7nm，晶体管中的电子就很容易产生隧穿效应，为芯片的制造带来巨大的挑战。

    随着这款生物芯片的诞生，预示着一条新道路的出现，如果加强这方面的研究和透支，未必不能取得比它更先进的技术。

    会议室陷入沉寂，所有人都在思考，

    “联系他，约个时间，我要单独跟他会个面。”就在这时，主席位的任总打破了沉寂，吩咐姚启明道。

    “明白，那其他与芯片相关的项目怎么处理？”姚启明点了点头，询问道。

    闻言，任总皱了皱眉，认真思索了片刻，决绝地下令：“三天后，我要一份更全面的评估报告，已有的电子芯片研发项目放缓研究进度，未开启的芯片项目，暂且搁置，等报告出来在抉择，另外，再增加新一个项目，对该芯片进行逆推工作。”

    “明白！”姚启明欣然应命，对任总的决定感到欣喜。

    众股东彼此对视了一眼，无人反对争辩，即便那些项目是他们的，在这种时刻，也只有坐等被砍掉的命运。